北极雄芯9月6日宣告，自主研制的首个依据国内《芯粒互联接口规范》的Chiplet互联接口PBLink回片测验成功。PBLink接口具有低本钱、低延时、高带宽、高牢靠、契合国产接口规范、兼容封装表里互连、重视国产自主可控等特色。

  依据官方介绍，PBLink接口选用12nm工艺制作，每个D2D单元为8通道规划，算计供给高达256Gb/s的传输带宽，可选用更少的封装互连线以下降对封装的要求，最少仅需求3层基板进行2D互连；依据专门优化的精简协议层和物理层，可完成ns等级的端到端推迟，各项目标契合《芯粒互联接口规范》要求及规划预期；此外，PB Link可灵敏支撑封装内Chiplet–Chiplet互联以及10-15cm的封装外板级Chip–Chip互联，灵敏适配各类下流使用场景需求。

  北极雄芯首先推出的是依据传统封装（153μm Standard Package）的芯粒处理方案，并估计在2024~2025年推出针对超高功用场景的高密度互连版别（55μm InFO Package）。

  北极雄芯于2023年头发布了国内首款依据Chiplet异构集成的AI核算芯片“启明930”，并继续投入各类通用型HUB Chiplet，功用型Chiplet以及高速芯粒互联接口的研制。本次回片测验成功的PBLink将用于公司下一代中心HUB Chiplet以及部分功用型Chiplet上，估计于2024年内完成全体量产。

  据悉，Chiplet架构是将多颗不同功用、不同制程的芯粒封装在一同，可以有用处理大面积芯片面对的良率低、量产本钱高级问题，亦可面向不同场景需求供给灵敏的组合。现在，苹果、英伟达、AMD、英特尔、华为等皆在最新产品上使用Chiplet架构。

  2023年2月，我国Chiplet工业联盟联合国内体系、IP、封装厂商一同，拟定了《芯粒互联接口规范》ACC1.0及《车规级芯粒互联接口规范》ACC_RV 1.0。该规范为高速串口规范，侧重依据国内封装及基板供应链来优化，以本钱可控及商业合理性为中心导向，为提高国产高功用核算芯片的自主可控度奠定了坚实的根底。

  国内首款2Tb/s三维集成硅光芯粒成功出样，国家信息光电子立异中心等联合研制